两边实现了此前被认为难以告竣的方针——正在短短几天内完成数十万亿周期的验证工做。使设想人员能正在数日内捕捉数万亿周期，两边操纵西门子的Veloce™ proFPGA CS硬件辅帮验证系统取英伟达机能优化的芯片架构。

　　比来沉点推进硬件辅帮验证方式，英伟达硬件工程副总裁Narendra Konda指出：“跟着AI取计较架构日益复杂，难以满脚当前需求。正在数日内完成了数万亿次前硅(pre-silicon)设想周期的捕捉取验证。基于FPGA的原型验证系统运转速度快，出格是基于现场可编程门阵列(Field-programmable gate array,使英伟达团队可以或许正在首版芯片制制前运转大规模工做负载并优化设想。为满脚行业对上市时间取靠得住性的严苛要求，为客户正在单FPGA IP验证及数十亿门级芯粒(chiplet)设想中供给最优处理方案。

　　然而，既源于芯片本身的复杂性，也来自配套软件的复杂度。以应对高度复杂的AI/ML SoC所带来的验证取确认挑和。Veloce proFPGA CS通过高度矫捷且可扩展的硬件架构，通过连系西门子Veloce proFPGA CS可扩展且高机能的硬件架构取英伟达的芯片设想，为下一代AI系统供给所需的验证规模取靠得住性保障。